简答题设机器数字长8位(含1位符号位),若机器数BAH为原码,则算术左移一位得(),算术右移一位后得()。 A、F4H,EDH B、B4H,6DH C、F4H,9DH D、B5H,EDH多选题两补码相加， 采用1位符号位， 则当______时， 表示结果溢出。 A. 最高位有进位 B. 最高位进位和次高位进位异或结果为0 C. 最高位为1 D. 最高位进位和次高位进位异或结果为1简答题n位定点无符号整数表示的最大值是()。 A、2n B、2n-1 C、2n-1 D、2n-1-1简答题在浮点数中,当数的绝对值太大,以至于超过机器所能表示的数据时, 称为浮点数的() A、正上溢 B、上溢 C、正溢 D、正下溢简答题用 4 片 74181 和 1 片 74182 相配合,具有()传递功能 。 A、串行进位 B、组内并行进位,组间串行进位 C、组内串行进位,组间并行进位 D、组内、组间均为并行进位简答题下列说法中正确的是()。 A、采用变形补码进行加减运算可以避免溢出 B、只有定点数运算才有可能溢出,浮点数运算不会产生溢出 C、定点数补码减法中两个正数相减不会产生溢出 D、只有将两个正数相加时才有可能产生溢出简答题若寄存器内容为11111111,若它等于+127,则为()。 A、原码 B、补码 C、反码 D、移码简答题设某浮点数共 12 位,其中阶码含 1 位符号共 4 位,以 2 为底,补码表 示;尾数含 1 位符号共 8 位,补码表示,规格化,则能表示的最大正数是()。 A、27 B、28 C、28-1 D、27-1简答题运算器虽由许多部件组成,但核心部件是()。 A、算术逻辑运算单元 ALU B、多路开关 C、数据总线 D、累加寄存器 ACC简答题如果 x 为负数,由[]补求[-x]补是()。 A、[x]补各位保持不变 B、[x]补符号位变反,其他各位不变 C、[x]补除符号位外,各位变反,末位加 1 D、[x]补连同符号位一起各位变反,末位加 1简答题假定采用 IEEE 754 单精度浮点数格式表示一个数为 45100000H,则该数为()。 A、(+1.125)10×210 B、(+1.125)10×211 C、(+0.125)10×211 D、(+0.125)10×210简答题浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判 溢出等步骤。设浮点数的阶码和尾数均采用补码表示,且数位分别为 5 位 和 7 位(均含 2 位符号位)。若有两个数 x = 27×29/32,y = 25×5/8,则 用浮点加法计算 x + y 的最终结果是()。 A、001111100010 B、00111 0100010 C、01000 0010001 D、发生溢出简答题在补码的加减法中,用两位符号位判断溢出,两符号位为01时,表示()。 A、结果为正数,无溢出 B、结果正溢出 C、结果负溢出 D、结果为负数,无溢出简答题以下()表示法主要用来表示浮点数中的阶码. A、原码 B、补码 C、反码 D、移码简答题在下列有关补码和移码关系的叙述中,()是不正确的。 A、相同位数的补码和移码表示具有相同的数据表示范围 B、零的补码和移码表示相同 C、同一个数的补码和移码表示,其数值部分相同,符号相反 D、一般用移码表示浮点数的阶码,而补码表示定点整数简答题十六进制数6AD对应的十进制数为()。 A、1806 B、1709 C、1526 D、2045简答题float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是______。A.C104 0000HB.C242 0000HC.C184 0000HD.C1C2 0000H简答题浮点加减运算中的对阶指()。 A、将较小的一个阶码调整到与较大的一个阶码相同 B、将较大的一个阶码调整到与较小的一个阶码相同 C、将被加数的阶码调整到与加数的阶码相同 D、将加数的阶码调整到与被加数的阶码相同简答题使用 74LS181 这种器件来构成一个 16 位的 ALU,需要使用()片。 A、2 B、4 C、8 D、16